TRANSIENT-PULSE-CONVERTER
- Elektronik-Minikurse: Inhaltsverzeichnis WICHTIG: Diverse technische Infos
- Elektronik-Minikurse: Philosophie (Sinn, Vorwissen, Praxisbezug)
- Hilfe bei Leserfragen. (WICHTIG: Unbedingt zur Kenntnis nehmen!)
- Simulieren und Experimentieren, ein Vorwort von Jochen Zilg
- Autor: Thomas Schaerer Opamp-Buch Timer555-Buch
Einleitung
Ein TRANSIENT-PULSE-CONVERTER? Was kann das wohl sein? Es ist eine
Schaltung, die mit Hilfe eines Rechteck-Signalgenerators dazu dient, mit
Impulsen digitale Schaltungen zu testen.
Aber beginnen wir damit, was eine Transiente ist. Im
Wikipedia
liest man u.a. diesen kurzen Satz: "Transient bzw. Transienz steht
in der Elektrotechnik und Akustik für einen sehr schnellen, impulshaften
Einschwingvorgang, die Transienten."
Diese Formulierung ist etwas zu sehr reduziert, weil es stimmt z.B.
nicht, dass der transiente Vorgang schnell sein muss. Genau dies kommt
in diesem Artikel
Capacitor Transient Response
von
ALL ABOUT CIRCUITS
zum Ausdruck. Fassen wir die einfache RC-Schaltung und die exponentielle
Ladekurve in Bild 1 zusammen und diskutieren die Situation:
Mit dem Beispiel R = 10 k-Ohm und C = 100 µF gibt dies eine
Zeitkonstante von einer Sekunde, wobei in etwa der 5-fachen
Zeitkonstante, also in 5 Sekunden fast die Quellenspannung (Batterie)
von 15 VDC erreicht ist. Also ein sehr langsamer Vorgang den man in der
englischen Sprache mit "Capacitor Transient Response" bezeichnet.
Wir kommen jetzt zum nächsten Schritt. Wir reduzieren R auf 1 k-Ohm und
C auf nur noch 100 pF. Die Zeitkonstante reduziert sich auf nur noch 100
ns. Das Diagramm bleibt genau so exponentiell, aber man sieht auf dem
Oszilloskopen nur noch eine steile Spannungsflanke, wenn die
Zeitablenkung z.B. auf 10 µs/div eingestellt ist. Dieser einfache
praktische Vergleich zeigt, dass die Bezeichnung transient nicht
von der Geschwindigkeit bedingt ist.
Zutreffender ist diese Erklärung: "Der Begriff Transient wird im
Englischen als vorübergehend, kurzlebig bzw. vergänglich beschrieben.
Die lateinische Sprache leitet diesen Begriff von transire ab, was
so viel wie durchqueren oder durchziehen bedeutet."
Wir können mit Fug und Recht sagen, dass ein digitales Taktsignal, ob
von einem Impulsgenerator oder von einer entprellten Taste, mit den
beiden Spannungsflanken rauf und runter, zwei transiente Vorgänge sind,
weil die Spannung durchquert ihren Wert zwischen zwei quasi konstanten
Endwerten, der Spannung der dem logische LOW- und dem logischen
HIGH-Pegel entspricht. Das gewählte Beispiel mit den 100 ns weil wir es
hier mit schnellen CMOS-Schaltungen (HCMOS = Highspeed-CMOS) zu tun
haben, deren Flankensteilheiten aber deutlich höhere Werte an den
Ausgängen haben. An den Eingängen genügen deutlich niedrigere Werte. Als
Beispiel dient das D-Flipflop
74HC74.
An den Eingängen ist eine maximale Anstiegs- und Fallzeit der
Impulsflanke (Impulstransiente) von 400 ns zulässig. Ist es mehr, gibt
es innerhalb des D-Flipflop ein zeitliches Durcheinander der
Impulsflanken, so dass nichts mehr richtig funktioniert. Jedoch liefert
dieses D-Flipflop an jedem Ausgang stets eine maximale Anstiegs- und
Fallzeit von typisch 6 ns (maximal 13 ns). Damit kann ein weiteres
Flipflop oder andere sequentielle Schaltung (z.B. Schieberegister)
sicher arbeiten. Diese Zeitwerte gelten für den Betrieb an einer
Betriebsspannung von 6 VDC. Beim Betrieb von normalerweise 5 VDC erhöhen
sich diese Werte leicht. Es gilt dabei die Umgebungstemperatur von 25
ºC.
Wir fassen dies in Bild 2 zusammen. Es fällt auf, dass anstelle eines
D-Flipflop ein Monoflop gezeigt wird. Dies deshalb, weil es ab hier
in Richtung TRANSIENT-PULSE-CONVERTER geht, der aus einer
eingangsseitigen Spannungsflanke ausgangsseitig ein Impuls mit einer
steigenden und einer fallenden Spannungsflanke erzeugt. Die Impulszeit
ergibt sich aus RT und CT. Das Problem mit der eingangsseitig minimalen
Flankensteilheit bleibt die selbe. Wenn eine
sequentielle Logikschaltung
(Flipflop, Monoflop, Schieberegister, Counter, Divider etc.) mit einer
steigenden oder fallenden Flanke getriggert wird, nennt sich dies
flankengetriggert.
74HC4538
und
74HC221
sind so genannte Dual-Monoflops, weil diese ICs je zwei Monoflops
enthalten. Beide gehören zur HCMOS-Technologie, wobei der 74HC4538
stammt aus der älteren CMOS-Familie (CD4538B, MC14538B) und der 74HC221
aus der TTL-Familie (74221, 74LS221). Die 4538-er sind retriggerbar und
die 221-er sind es nicht. Die 221-er haben bei den Eingängen A und B je
einen Schmitt-Trigger. Die 4538-er haben dies nicht. Dieser Unterschied
kommt in Bild 2 zum Ausdruck. Falls ein Leser den Begriff 'retrigger'
für Monoflops nicht kennt, wird dies im Kapitel "Zwei
unterschiedliche Methoden von retriggerbaren Monoflops!" in diesem
Elektronik-Minikurs thematisiert:
Teilbild 2.1 zeigt den 74HC4538. Weil es IC-intern nach den Eingängen A
und B keine Schmitt-Trigger gibt, darf die Anstiegszeit 400 ns nicht
überschreiten. Dies betrifft eine Spannungsänderung zwischen LOW (0V)
und HIGH (+5V) und entspricht einer Flankensteilheit (Slewrate) von 80
ns/V. Ganz anders beim 74HC221 in Teilbild 2.2. Wegen seinen
Schmitt-Triggern nach den Eingängen A und B darf die Spannung beliebig
langsam steigen oder sinken, weil die IC-internen Schmitt-Trigger für
die genügend hohe Flankensteilheit sorgen. Man darf z.B. eine
50Hz-Sinusspannung, dessen Spitzenwerte zwischen HIGH- und LOW-Pegel
liegen, direkt an Anschluss A oder B schalten, wobei aus
Sicherheitsgründen vor A oder B ein Widerstand von 10 bis 100 k-Ohm in
Serie sinnvoll ist. Weil CMOS-Technologie, muss bei einer Überspannung
und Unterspannung sicher gestellt sein, dass der Strom so niedrig ist,
dass es nicht zu einem zerstörerischen
Latchup-Effekt kommt.
Liegt die Eingangsspannung zwischen +Ub und GND, ist der
Eingangswiderstand praktisch unendlich hoch. Es kann kein Strom hinein
und nicht hinaus fliessen. Ganz anders, wenn die Eingangsspannung höher
als +Ub oder negativer als GND ist. Dann fliesst ein Strom. Zum Thema
Überspannungsschutz und Latchup liest man in den folgenden beiden
Elektronik-Minikursen:
- Überspannungsschutz von empfindlichen Verstärkereingängen
- EXOR-Logik mit IC oder Transistoren (BJT) Überwachung Motorrad-Lampen
- Der analoge Schalter II
Obwohl die Spannungsflanken an den Ausgängen Q und /Q mit 6 ns sehr niedrig sind, trifft dies auf die minimalen Impulszeiten nicht zu. Diese sind mit 147, bzw. 140 ns bei zulässigen Minimalwerten von RT und CT relativ hoch. Genau das ist auch der Grund, dass es nicht möglich die Schaltung des TRANSIENT-PULSE-CONVERTER mit der HCMOS-Version zu modernisieren. Man ist daher auf die Low-Power-Schottky-TTL-ICs angewiesen, die nach wie vor bei Distrelec, Farnell und Conrad (August 2017) erhältlich sind.
Bild 3 zeigt ein Beispiel zur Erzeugung einer mit der Netzfrequenz von 50 Hz synchronen Impulsfrequenz mit dem Monoflop 74HC221. 74HC221 eignet sich hier besonders wegen den Schmitt-Trigger-Eingängen, weil die Eingangsspannung sich langsam ändert. Der Spannungsteiler R1/R2 teilt die AC-Spannung auf ein vernünftiges Mass. Damit eine Überspannung sicher keinen Schaden anrichten kann, dienen D1 und D2 als Stromableiter und R3 schützt den Eingang B zusätzlich. Eine solche Schaltung eignet sich z.B. zur Synchronisation eines elektronischen Systems mit der Frequenz der 230-VAC-Netzspannung. In dieser Schaltung (Bild 6 eines andern Minikurses) realisiert mit dem Schmitt-Trigger-NAND-Gate (74HC132). Dies genügt dann, wenn am Ausgang der Synchronisierschaltung keine konstante Impulszeit benötigt wird. Dies erreicht man nur mit einem Monoflop, wie dies Bild 3 zeigt. Mehr zu diesem Thema mit dem soeben gezeigten verlinkten Bild "Schaltung" hier:
Der TRANSIENT-PULSE-CONVERTER
Hier kommen beide Monoflops des selben Low-Power-Schottky-TTL-IC
74LS221
(IC:B1 und IC:B2) zum Einsatz. Die zeitbestimmmenden RC-Glieder RT und
CT aus Bild 2) sind hier Rx und Cx, passend zur Bezeichnung im
Datenblatt. Betreffs Impulszeitbereich sind beide Monoflops gleich
dimensioniert mit C1 (C2), R1 (R3), R2 (R4), P1 (P3), P2 (P4) und den
beiden Umschaltern S2 (S3). Die Impulszeit an OUT1 und OUT 2 ist
zwischen 50 ns bis 250 ns (Schalterstellung A) und zwischen 150 ns und
3.2 µs (Schalterstellung B) einstellbar. Das sind die beiden Schalter S2
und S3. S4 dient zum Ein- und Ausschalten der beiden Monoflops am
Clear-Eingang, den man besser geeignet mit Reset bezeichnet.
Die beiden Monoflops (IC:B) sind eingangsseitig durch NAND-Gatter und
ausgangsseitig an OUT2 mit invertierenden Treibern (IC:C1,C2) - auch
schlicht einfach als Inverter bezeichnet - und an OUT1 mit
nichtinvertierenden Treibern (IC:D1,D2) mit Tristate-Eigenschaften
geschützt. Einfacher Grund für den Schutz, längstfristig wird es
leichter sein TTL(LS)-Logik-ICs zu erhalten, als
TTL(LS)-Logik-Monoflops. Dies vor allem, weil es gerade um einen
speziellen Typ geht. IC:D1-D4 haben auch eine Schaltfunktion, darum die
Tristate-Ausführung. Die Inverter IC:C1,C2 dienen zusätzlich der
Kompensation der Impuls-Zeitverzögerung durch IC:D1-D4.
OUT1 ist speziell. Einerseits kann man an OUT1 Impulse erzeugen mit dem
Monoflop IC:B1. Die Impulszeit in Funktion der Trimmpot-Einstellungen
von P3 und P4 und der Schalterstellung von S3. Dabei ist die Position
des Schalters S1 auf PULSE gesetzt. Dadurch liegen die Tristate-Eingänge
von IC:D3,D4 auf HIGH und der von IC:D1,D2 auf LOW, weil der Inverter
IC:C3 den Logikpegel invertiert. Die Punkte an den Tristate-Eingängen
weisen darauf hin, dass diese Treiber LOW-Pegel-aktiv sind. Dies
bedeutet, dass OUT1 die Impulse vom Monoflop IC:B1 bekommt. Anderseits
kann man an OUT1 Rechtecksignale (Square-Waves) liefern, wenn Schalter
S1 auf SQUARE gesetzt ist. In diesem Fall leiten IC:D3,D4 von IN1 die
Rechtecksignale zum Ausgang OUT1. Inverter IC:C4 invertiert dieses Signal
für /Q an OUT1.
Wenn Schalter S5 eingeschaltet ist, sind die beiden Eingänge IN1 und IN2
identisch. Ein Eingangssignal an IN1 oder IN2 steuert beide Monoflops.
Dies eignet sich dann, wenn man zwei unterschiedliche Impulszeiten haben
will, welche durch einen gemeinsamen Takt synchronisiert sind, dies
jedoch um 180 Grad phasenverschoben, wenn an IN1 oder IN2 ein
zeitsymmetrisches Rechtecksignal (Tastgrad exakt 50 %) anliegt, weil
IC:B1 positiv (Pin B) und IC:B2 negativ (Pin A) flankengetriggert ist.
Will man dies nicht, muss man an IC:B1 die Trigger-Eingänge A und B
vertauschen. Steht ein Taktgenerator mit zwei synchronen Ausgängen Q und
/Q zur Verfügung, benötigt es keine Änderung, weil man verbindet einfach
Q mit IN1 und /Q mit IN2 oder umgekehrt. Schalter S5 ist dabei
ausgeschaltet.
Durch Drücken der SINGLE-PULSE-Taste Ta, kann man OUT1 und OUT2 stoppen,
wenn S5 geschlossen ist. Ist S5 offen , kann man nur OUT1 stoppen,
gesteuert durch IN1. Diese Stoppmethode ist zwar nicht gerade elegant,
weil das TTL-Signal von aussen kurzgeschlossen wird. Dies kann aber kaum
einen Schaden anrichten. Vor allem dann nicht, wenn die Signalquelle
echte TTL-Ausgänge hat. In der Regel sind Signalgeneratoren
kurzschlusssicher. Taste Ta dient dem Zweck prellfreie Einzelimpulse
auszulösen, wenn dabei nichts an IN1 angeschlossen und S5 offen ist.
Damit ist der eigentliche Zweck der SINGLE-PULSE-Taste Ta mit dem
Entprell-RS-Flipflop aus IC:A2,A3 auch gleich erklärt.
Weitere Vaianten: Zwei unterschiedliche TTL-Quellen sind mit IN1
bzw. IN2 verbunden. Schalter S5 ist offen. An den Ausgängen von OUT1 und
OUT2 hat man zwei unterschiedliche Impulsquellen mit unterschiedlichen
Impulszeiten nach Wahl. Für OUT1 gibt es zusätzlich die Wahl zwischen
Impulse und Rechtecksignal. Dieses kommt direkt von der TTL-Quelle an
IN1. Die Umschaltung folgt mit Schalter S1.
Schalter S5 ist offen und an IN2 ist eine TTL-Quelle angeschlossen. An
OUT2 folgen die Impulse gemäss eingestellter Impulszeit an IC:B2. IN1
ist offen. An IN1 und an Pin5 von IC:A3 liegt ein HIGH-Pegel, gegeben
durch den Pullup-Widerstand R7. Ein Tastendruck auf Ta liefert dem
Monoflop IC:B1 an Pin B eine steigende Flanke und diese löst an OUT1
einen Impuls aus mit der entsprechend eingestellten Impulszeit. Beim
Loslassen der Taste geht der Pegel an Pin B von IC:B1 wieder zurück auf
LOW. Man hat auch hier mit S1 die Wahl zwischen Impuls oder
Rechtecksignal, wobei hier der der logische Pegel an OUT1 abhängig ist
von der Position des Tastenkontaktes (Ta).
IC-Wahl und Pegelanpassungen zu höherer Logikspannung
Wie allgemein bekannt, betreffs der hohen Flankensteilheit kann man anstelle von LSTTL-ICs oft auch HCMOS-ICs einsetzen. Dies gilt leider nicht für den Dual-Monoflop 74LS221, der bei kurzen Impulszeiten nicht durch den 74HC221 ersetzt werden kann. Hier limitiert nicht die Flankensteilheit. Es ist die IC-interne Timing-Schaltung mit Rx und Cx, welche die minimale Impulszeit festlegt. Deshalb bleibt es beim Einsatz des 74LS221. Für IC:A (NAND-Gatter), IC:C (Inverter) und IC:D (Tristate-Treiber) kann man ebenso gut HCMOS-ICs einsetzen. Weil in Kontakt mit TTL-Ein- und Ausgängen (schaltungsintern 74LS221), sollte man allerdings die Version HCTMOS einsetzen, damit der Signal-/Störabstand stimmt. Ist an OUT1 und/oder an OUT2 der HIGH-Pegel zu niedrig, muss man Pegelconverter-Schaltungen einsetzen. Dazu gibt einen anderen Elektronik-Minikurs, der weiterhilft mit dem Titel TTL-CMOS-CONVERTER.
Pegelanpassungen zu niedrigerer Logikspannung
Alternativ zur HCMOS-Logik-ICs mit einer typischen Betriebsspannung von
5 VDC, gibt es so genannte Low-Voltage-CMOS-Logic-ICs mit einem weiten
Betriebsspannungsbereich zwischen 1 VDC und 5.5 VDC. LV-CMOS eignet sich
jedoch optimal für 1 VDC bis 3.6 VDC. Die typische Betriebsspannung ist
3.3 VDC. Mehr liest man im LV-CMOS-Datenblatt zum
74LV00.
Der 74LV00 ist das Low-Voltage-CMOS-Pendant zur High-Speed-CMOS-Version
74HC00. Wie bei allen CMOS-Schaltungen gilt auch hier, dass die
HIGH-Pegel-Spannung am Logik-Eingang den Wert der Betriebsspannung plus
0.5 V nicht überschreiten darf, weil sonst ein
Latchup-Effekt
entsteht und das IC als Folge eines Kurzschlusses zerstört wird. Das
selbe passiert auch beim Unterschreiten des GND-Pegels von mehr als -0.5
V.
Will man HCMOS-Ausgänge (Ub = +5 VDC) an LV-CMOS-Eingängen (Ub = +3.3
VDC) anpassen, muss man einen geeigneten Pegelwandler-IC evaluieren oder
man hilft sich selbst. Das lohnt sich, wenn man nur wenige Logiksignale
konvertieren muss. Weil die folgende Schaltung CMOS-Eingänge hat und
deshalb sehr hochohmig ist, kann man sich leicht mit einem
Spannungsteiler behelfen. Der Trick ist dabei, vor allem bei hohen
Taktfrequenzen, wo auch steile Schaltflanken wichtig sind, den guten
Kompromiss der Widerstandswahl zu finden. Ckk spielt dabei auch eine
Rolle. Man beachte jetzt bitte schon jetzt Teilbild 5.3 vom
nachfolgenden Kapitel.
Ist der Seriewiderstand des R1/R2-Spannungsteiler zu niederohmig, wird
der Ausgang der treibenden HCMOS-Schaltung zu sehr belastet. Ist er zu
hochohmig, verzerrt die parasitäre Kapazität Cp in Richtung
LV-CMOS-Eingang an dieser Stelle die Impulsspannung. Ausser der
Widerstandsoptimierung gibt es noch die Möglichkeit der Kompensation der
parasitären Kapazität Cp mit einem Kondensator Ckk parallel zu R1. An
Stelle eines TTL-Ausganges gilt hier ein HCMOS-Ausgang. Die Fragezeichen
deuten darauf hin, dass man die Werte je nach nachfolgendem
HIGH-Logikpegel anpassen muss, weil man die LV-CMOS-ICs mit niedrigerer
oder höherer Betriebsspannung als nur mit 3.3 VDC speisen kann oder es
kann auch eine andere CMOS-Schaltung sein. Man berechnet den
R1/R2-Spannungsteiler (Widerstandsverhältnis), und ermittelt empirisch
die passenden Werte. Dies ebenfalls in der Wahl von Ckk der ein
Keramikkondensator (Kerko) sein sollte. Die Impulsflanken sollten beim
Anpassen so steil wie möglich sein, jedoch nicht so steil, dass es zum
Überschwingen kommt. Noch ergänzend: Der CMOS-Ausgang "sieht" den
Seriewiderstand von R1 und R2 und der Eingang des LV-CMOS "sieht" den
Parallelwiderstand von R1 und R2.
Da wir es mit dem TRANSIENT-PULSE-CONVERTER mit TTL-Ausgängen zu tun
haben, gilt mit Bild 5 die Aufmerksamkeit der TTL-Schaltung. Eine
gewisse Abwechslung bietet dies dem Elektronik-Azubi der Neuzeit, der
nur noch mit CMOS "aufgewachsen" ist. Er kennt die einfache
Schaltung eines
CMOS-Inverters,
bestehend aus einem N- und P-Kanal-MOSFET. In einem
74HC04
enthält ein Inverter in Wirklichkeit drei solche in Serie geschaltet.
Diese Pufferung dient der Vermeidung von Rückwirkungseffekten vom
Ausgang zum Eingang. Der Azubi weiss kaum, wie aufwendig ein
TTL-Inverter mit bipolaren Transistoren (BJT) realisiert ist. Teilbilder
51 und 5.2 zeigen dies.
Uns interessiert die einfachste TTL-Logikschaltung mit dem Inverter
7404, weil diese Schaltung am Leichtesten zu verstehen ist. Für den
Einsatz eignet der wesentlich ältere 7404 sowie die
Lowpower-Schottky-Version
74LS04.
Erhältlich sind nur noch die LS-Versionen der TTL-ICs. Es geht hier
darum, wie man mit dem TRANSIENT-PULSE-CONVERTER
3.3-VDC-Logig-CMOS-Schaltungen (LV-CMOS) ansteuern kann.
Teilbild 5.1 und 5.2 zeigen die Schaltung des TTL-Invertes 7404. Es
interessiert uns der HIGH-Pegel am Ausgang Ua. Dafür muss der Eingang Ue
auf LOW sein und das heisst weniger als 0.8 V, wie im Datenblatt
beschrieben. Ist diese Spannung deutlich höher als nur schon die
Basis-Emitter-Schwellenspannung von T2, fliesst ein Teil des Stromes von
Ib1 in die Basis von T2 und vom Emitter via R3 nach GND. Erreicht die
Spannung an R3 die Basis-Emitter-Schwellenspannung von T4, beginnt T4 zu
leiten und der HIGH-Pegel an Ua wird instabil in Richtung LOW-Pegel.
Erst dann wenn die minimale HIGH-Spannung an Ue erreicht ist, liegt Ua
stabil auf dem LOW-Pegel. Dies nur zur Vollständigkeit. Wir bleiben beim
Ua im Zustand des HIGH-Pegels.
Ua ist in Teilbild 5.1 unbelastet. An Ua liegt eine HIGH-Spannung von
etwa 4 V. Dies bedeutet, dass sich die Differenzspannung von 1 V (5V-4V)
aufteilt auf die Basis-Emitter-Schwellenspannung von T3 und Diode D von
je etwa 0.5 V. An R2 liegt keine Spannung, weil kein Strom fliesst, da
T2 sperrt. weil Ue = LOW und an Ua liegt keine Last nach GND.
Ua ist in Teilbild 5.2 belastet. Wenn ein TTL-Eingang angeschlossen wäre,
ist die Stromlast extrem niedrig. Im Datenblatt des 74LS04 liest man
einen Eingangsstrom von maximal 0.1 mA wenn die Eingangsspannung auf dem
Grenzwert von 7 V liegt. Bei einer Last an Ua bei nur schon niedrigem
Strom von weniger als 1 mA, sinkt an Ua die HIGH-Spannung von etwa 4 V
auf etwa 3.7 V, weil die Basis-Emitter-Spannung von T3 und die
Diodenflussspannung von vorher je 0.5 V auf etwa 0.65 steigt. Das gibt
zusammen etwa 1.3 V. Erhöht man diesen Strom um mehr als einen Faktor 10
auf etwa 10 mA (Rx = 300 Ohm), dann liegt an Ua die HIGH-Spannung bei
etwa 3 V. Damit hat man die logische HIGH-Spannung für die
Low-Voltage-CMOS-IC mit einer Betriebsspannung von typisch 3.3 VDC.
Wie kommt es zu diesen 3 V? 10 mA sind es weil Rx = 300 Ohm. Für die
Diode und die Basis-Emitter-Schwellenspannung von T3 rechnen wir mit je
etwa 0.7 V, ergibt 1.4 V. Also haben wir an der Basis von T3 eine
Spannung von etwa 4.4 V. Über R2 mit 1.6 k-Ohm bleibt noch eine Spannung
von 0.6 V und das ergibt einen T3-Basisstrom von knapp 0.4 mA. In
Richtung T2-Kollektor, fliesst kein Strom, weil T2 offen ist. Für den
Kollektorstrom von T3 bleiben noch 9.4 mA. Dies ergibt über R4 mit 130
Ohm eine Spannung von etwa 1.2 V. Damit liegt die T3-Kollektorspannung
an 3.8 V. Dies ergibt eine Kollektor-Emitter-Sättigungsspannung an T3
von 0.1 V. Gerade richtig, so muss es sein für einen Transistor (BJT) im
Schaltbetrieb.
Fazit: Mit einem einzigen Widerstand Rx haben wir mit nur einem
Inverter- oder auch einem Gatter-IC einen TTL-LowVoltage-CMOS-Wandler.
Man kann Rx zu höherer oder niedrigerer HIGH-Pegelspannung
experimentell anpassen. So einfach ist das. Falls man viele solche
Wandler benötigt, dann summieren sich die 10mA-Ströme die u.U. stören.
Abhilfe zeigt die Schaltung in Teilbild 5.3, die bereits weiter oben im
gleichen Kapitel beschrieben ist, dort beim Einsatz mit HCMOS- statt
TTL-ICs. Die Dimensionierung R1 und R2 ist etwas unterschiedlich, weil
die HIGH-Ausgangsspannung von TTL und HCMOS unterschiedlich sind.
Die alternative diskrete Monoflop-Schaltung
Ein Monoflop ist vergleichbar mit einer Pistole. Beim einmaligen
Betätigen des Abzuges löst sich ein Schuss. Es löst sich immer nur ein
Schuss, ob man den Abzug nur kurz betätigt und danach beliebig lange
festhält oder nicht. Erst wenn man den Abzug loslässt und erneut
betätigt, löst sich ein weiterer Schuss. Genauso so verhält es sich beim
Monoflop. Und darum wundert es auch nicht, dass man ein Monoflop auch
als One-Shot bezeichnet. Es gibt in der älteren Literatur noch eine
andere Definition. Die aufwändige Schaltung (Teilbild 6.1) mit einer
Rückkopplung, die einen bestimmten Zweck erfüllt, nennt sich Monoflop
und die einfachere Schaltung (Teilbild 6.2) als One-Shot. Im folgenden
Text gilt die One-Shot-Definition für die einfachere Schaltung ohne
Rückkopplung.
Monoflop: Diese Schaltung in Teilbild 6.1 erzeugt an Ua eine
Impulszeit, gegeben durch CT und RT. Da diese Schaltung
flankengetriggert arbeitet, hat die Impulszeit an Ue keinen Einfluss auf
die Monoflop-Impulszeit an Ua. Die Impulszeit an Ue muss nur solange
dauern bis Ua von HIGH auf LOW umschaltet und dieser LOW-Pegel an Pin 2
vom NAND-Gatter IC:A1 sicher anliegt. Diese Zeit ergibt sich aus der
maximalen Propagation-Delay-Time von beiden 74HC00-NAND-Gattern und das
sind bei +Ub = 5VDC maximal 40 ns. Da CT und RT als Differenziator
(Hochpassfilter) wirken, gibt das keine nennenswerte Zusatzverzögerung
wenn für CT ein Kerko zum Einsatz kommt.
Wenn nach der Triggerung (fallende Flanke an Ue) Ue wieder auf HIGH
schaltet, dann ist Ua, rückgekoppelt an Pin 2, weiterhin LOW. Damit
bleibt U1 an Pin3 weiter auf HIGH. Es beginnt das Laden von CT durch RT
und dabei sinkt die Spannung an U2. Je grösser die Spannung an CT, um so
kleiner die U2 an RT und Pin 4,5. Unterschreitet diese Spannung den Wert
von Ut (t = trigger), schaltet Ua zurück auf HIGH (Ende der Impulszeit
von Ua). Dieser Vorgang wird durch die Mitkopplung von Ua nach Pin 2
beschleunigt, wodurch eine steile Schaltflanke an Ua garantiert wird.
Schutzdiode: Was passiert mit der Spannung an CT am Ende der
Impulszeit? CT erreichte die maximale Spannung U1-U2. U1 geht mit steiler
Flanke von HIGH auf LOW. Dabei verschiebt sich mit der selben
Geschwindigkeit die gesamte Spannung von CT in den Negativwert. Weil aber
diese NAND-Gatter nach den Eingängen ein Diodennetzerk haben für den
(bedingten) Latchupschutz, erreicht die negative Spannung nur einen Wert
von etwa -0.7 V (-Ud), eben die Diodenflussspannung einer Siliziumdiode.
Der Stromimpuls könnte aber noch immer kritisch sein, je nach
Dimensionierung von CT und +Ub. Man vermeidet dieses Problem, in dem
eine externe Diode D diese Aufgabe übernimmt. Diese Diode D sollte
vorzugsweise eine Schottkey-Diode sein wegen der niedrigeren
Diodenflussspannung von etwa nur 0.4 V. Dies entlastet die IC-interne
Schhutzdiode vollständig. Betreffs U2: Die Spannung sinkt als Folge des
Aufladen von CT exponentiell. Einfachheitshalber ist diese Funktion
linear skizziert.
Fazit: Das Monoflop ist flankengetriggert. Es reagiert auf die
fallende Flanke an Ue. Die durch RC und CT bedingte Impulszeit an Ua
wird nicht durch die Impulszeit an Ue beeinflusst. Dies hat zur
Konsequenz, dass dieses Monoflop nicht retriggerbar ist. Man kann an Ue
nicht innerhalb der Monoflop-Impulszeit (Ua) mit erneuten fallenden
Flanken an Ue triggern, so dass die die Impulszeit durch Nullsetzen
erneut startet. Der nächste Trigger-Impuls an Ue darf erst dann
erfolgen, wenn die Monoflop-Impulszeit beendet ist. Im Impulsdiagramm in
Teilbild 6.1 punktiert angedeutet.
One-Shot: Diese Schaltung in Teilbild 6.2 hat den Nachteil, dass
an Ue die Impulszeit länger dauern muss, als die RT*CT-bedingte
Impulszeit an Ua. Für viele Anwendungen genügt dies wie in unserer
Anwendung hier. Mit zwei solchen One-Shot-Schaltungen kann man ein
Doppelmonoflop wie der 74HC221 ersetzen. Vorteil dieser Schaltung ist
die viel kürzere minimale Impulszeit, nachteilig ist, sie hat keinen
Schmitt-Trigger-Eingang. Dies stört hier jedoch nicht, weil an Ue
Rechteckspannungen mit steilen Flanken anliegen.
TRANSIENT-PULSE-CONVERTER mit One-Shot
Es geht in hier in Bild 7 nicht darum die vollständige Schaltung von
Bild 4
wieder zu geben, mit der Änderung, dass anstelle des TTL-Monoflopp-IC
74LS221 die quasidiskrete One-Shot-Schaltung (Teilbild 7.2) mittels
HCMOS-Inverter zum Einsatz kommt. Es geht nur um das Teil der
One-Shot-Schaltung. Die Integration in die Gesamtschaltung (Bild 4) kann
der Leser selbst vornehmen. Für den Elektronik-Azubi ist dies eine
hervorragende Praxisübung.
Mit dem TTL-Monoflopp 74LS221 ist es möglich eine minimale Impulszeit
von 50 ns einzustellen. Realisiert man die gesamte Schaltung mit
HCMOS-ICs, dann werden alle NAND-Gates (74LS00), Inverters (74LS04) und
Tristate-Treiber (74LS125) durch 74HC00, 74HC04 und 74HC125 ersetzt. Das
6fach-Inverter-IC kommt auch in der One-Shot-Schaltung (Teilbild 7.2)
zum Einsatz und darum geht es in diesem Kapitel.
Die Teilbilder 7.1 (aus Teilbild 2.2) und 7.2 vergleicht die minimal
mögliche Impulszeit zwischen der integrierten HCMOS-Version 74HC221 mit
140 ns und der HCMOS-Schaltung mit den HCMOS-Invertern 74HC04 mit 20 ns.
Teilbild 7.2: Auffallend ist die Parallelschaltung von vier
HCMOS-Invertern (IC:A1-A4). CMOS-Drain-Source-Strecken verhalten sich
wie Widerstände und Widerstände, speziell dann wenn sie einen positiven
Temperaturkoeffizienten haben, darf man parallel schalten. Eine
praktische Anwendung zeigt dieser
Zweiphasen-Spannungsvervielfacher
aus diesem
Elektronik-Minikurs.
Die Parallelschaltung von IC:A1-A4 ist notwendig um den
Ausgangswiderstand so niederohmig wie wie möglich zu halten, damit die
nachfolgende RC-Schaltung ebenfalls so niederohmig wie möglich
realisiert werden kann. Wenn das nicht geht, riskiert man Instabilität
durch Oszillation, die sich in den Flanken des Impulses an Ua und /Ua
auswirkt. Dies kann in einer nachfolgenden Logikschaltung zur
Fehlfunktion führen. Selbstverständlich muss, wie üblich, in IC-Nähe die
Speisung zwischen Pin 14 und 7 mit einem Kerko (100 nF) abgeblockt sein.
Wenn Kontakt k offen ist, wirkt CT1 (1 nF) mit RT (22 Ohm) und P (500
Ohm). Damit kann man am Trimmpot P eine Impulszeit von 20 ns bis 400 ns
einstellen. Wenn Kontakt k geschlossen ist, wirkt CT1 + CT2 (11 nF) mit
RT (22 Ohm) und P (500 Ohm). Dies erlaubt eine Einstellung der
Impulszeit zwischen 150 ns und 4.5 µs. Zwecks feiner Abstimmung, falls
erwünscht, sollte man für P ein 10- oder 20-gang-Trimmpot einsetzen,
vorzugsweise ein hochwertiges
CERMET-Trimmpot.
Kontakt k kann ein 1-poliger DIL-Switch sein. Dies eignet sich dann,
wenn die Schaltung nicht in ein Gehäuse eingebaut wird. Sonst eignet
sich ein Miniatur-Kippschalter mit möglichst kurzen Drahtverbindungen zu
CT1 und CT2. Damit die kapazitive Störung beim Abstimmen der Impulszeit
vernachlässigbar klein ist, muss man den Schleifer des Trimmpot mit GND
verbinden, wie dies Teilbild 7.2 zeigt. Zur Bereichsumschaltung aus
Distanz einet sich ein kleines Readrelais. Die elektronische
Umschaltung, z.B. mittels JFET als Schalter, eignet sich nicht, weil der
Drain-Source-Widerstand im eingeschalteten Zustand für diese Anwendung
zu hochohmig wäre. Falls dies möglich wäre, würde man wenigstens noch
eine zusätzliche negative Spannung benötigen. Ein MOSFET kommt nicht in
Frage wegen zu hoher Eigenkapazität.
Messwerte: Der Quellenwiderstand des Inverterblock IC:A1-A4 liegt
bei etwa 15 Ohm. Dies kann man einfach feststellen mit Hilfe einer
Widerstandsdekade, angeschlossen zwischen "Test" und GND. Der Logikpegel
am Ausgang hat die halbe Spannung von +Ub (+5V), wenn der
Widerstandswert an der R-Dekade 15 Ohm beträgt. Die Stromaufnahme der
Schaltung ist am Grössten, wenn k eingeschaltet ist (CT1+CT2), die
Eingangsfrequenz maximal auf etwa 5 MHz und P auf 0 Ohm eingestellt
sind. Die Ausgangsimpulszeit beträgt 150 ns. Der Strom am Eingang +Ub
liegt bei 50 mA. Wenn k offen ist, beträgt Ausgangsimpulszeit, wie es
sein muss, 20 ns. Der Strom ist mit etwa 25 mA halb so gross. Reduziert
man die Frequenz auf 1 MHz beträgt der Strom etwa 6.5 mA. Dies zur
Information eher nebenbei, speziell wichtig ist sie nicht, ausser die
Schaltung arbeitet nicht richtig, dann kann die Strommessung u.U.
mithelfen zu analysieren, wo der Fehler liegt.
Thomas Schaerer, 25.08.2017 ;